2.1.4. 结论

若是本节中的细节稍微令人喘不过气，别担心。要从本节得到的重点为：

• 有著为何不是所有memory都为 SRAM 的理由
• 记忆单元需要被个别选取使用
• 地址线的数量直接反映memory控制器、主机板（motherboard）、DRAM 模组、与 DRAM 晶片的成本
• 在读取或写入操作的结果有效之前得花上一段时间

接下来的章节将会深入更多存取 DRAM memory的实际过程的细节。我们不会深入存取 SRAM 的细节，它通常是直接定址的。这是基于速度考量，并且因为 SRAM memory受限于其大小。SRAM 目前被用于 CPU cache并内建于晶片上（on-die），其连线较少、并且完全在 CPU 设计者的控制中。CPU cache是我们将会在之后谈及的主题，但我们所需知道的是，SRAM 记忆单元有著确切的最大速度，这取决于在 SRAM 上所花的努力。速度可以从略微慢于 CPU 核到慢于一或两个数量级。